加州山景城2019年3月7日 /美通社/ --
重點
新思科技(Synopsys,Inc.,納斯達克股票市場代碼:SNPS)近日宣布，新思科技Fusion Design Platform?（包括IC Compiler? II布局和布線系統）已經成功完成了業(yè)內首個全環(huán)柵(GAA)片上系統(SoC)測試芯片（包括多個高性能、多核子系統）在三星的設計定案。基于多項成功的工藝與設計啟動的合作關系，這一重要里程碑驗證了GAA晶體管架構的可用性。 GAA晶體管架構是下一代晶體管技術，用以支持先進半導體設計需求。通過IC Compiler II高度可擴展的架構以及縮小工藝尺寸的性能，這項最新突破性技術進一步展示了IC Compiler II作為業(yè)內首選先進工藝解決方案的地位。
三星電子設計平臺開發(fā)執(zhí)行副總裁Jaehong Park表示：“致力于為不同的用戶群體提供差異化的工藝技術，三星已經實現了多項業(yè)界首創(chuàng)。GAA測試芯片，作為最新的設計定案進一步驗證了我們的承諾。與新思科技之間靈活、富有成效的合作實現了這項技術突破，彰顯了新思科技作為一名行業(yè)領先創(chuàng)新者兼可信賴技術合作伙伴的實力?！?/p>
工藝升級的最新挑戰(zhàn)要求EDA行業(yè)與代工廠之間更好的開發(fā)協同工作模式。為解決先進工藝技術（涉及更高的晶體管密度和利用率、設計規(guī)則和可布線性以及更高的可變性）引起的復雜性，優(yōu)化型解決方案對于實現新節(jié)點成功至關重要。EUV制造技術對于減少部分復雜性很有幫助，但導致布局對性能的影響更大，因此單元間的相互影響關系需要更多的創(chuàng)新。三星和新思科技在高利用率、可布線性與相關制圖方法之間的合作需要基于強大的平臺，平臺對于確保這種新節(jié)點的可行性至關重要。此外，IC Compiler II多年來的改進緊密契合設計流程的布局、正版化和布線階段的相關技術，對于三星實現工藝整體邏輯面積縮小的目標至關重要。三星GAA技術的重要優(yōu)勢之一是實現了更強的門控制、更低的內部晶體管寄生參數，而這需要下一代優(yōu)化技術來提取工藝PPA的綜合潛力。通過持續(xù)使用新思科技PrimeTime®時序與StarRC?寄生參數分析技術，IC Compiler IIsignoff相關分析引擎增強了其行業(yè)領先的、全流程、總功耗驅動的優(yōu)化框架，確保抵達目標PPA的路徑更快、更聚合。有關Fusion Design Platform的詳情，請訪問www.synopsys.com/fusion。
新思科技芯片設計事業(yè)部聯合總經理Sassine Ghazi表示：“長久以來，新思科技幫助實現了較為復雜的設計，并在通過先進工藝帶來下一代高性能片上系統方面發(fā)揮了領導作用，我們對此深感自豪。三星代工廠是一個具有長遠眼光的合作方，為全環(huán)柵技術部署IC Compiler II與Fusion Design Platform有力證明了新思科技對于高度差異化創(chuàng)新的持續(xù)投資以及通過合作強化的行業(yè)領導地位。”
新思科技簡介
Synopsys 公司（納斯達克股票代碼：SNPS）是眾多創(chuàng)新型公司的 Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發(fā)我們日常所依賴的電子產品和軟件應用。作為全球第 15 大軟件公司，Synopsys 長期以來一直是電子設計自動化（EDA）和半導體IP領域的全球領導者，并且在軟件安全和質量解決方案方面也發(fā)揮著越來越大的領導作用。無論您是創(chuàng)建高級半導體的片上系統（SoC）設計人員，還是編寫需要最高安全性和質量的應用程序的軟件開發(fā)人員，Synopsys 都能夠提供您所需要的解決方案，幫助您推出創(chuàng)新性的、高質量的、安全的產品。有關更多信息，請訪問 www.synopsys.com。
編輯聯系人：
James Watts
Synopsys, Inc.
650-584-1625
jwatts@synopsys.com
