ADI聯(lián)合Marvell在MWC 2023上展示新一代5G大規(guī)模MIMO射頻單元平臺(tái)

ADI

2023-02-27 10:00 4651

此次合作將業(yè)界領(lǐng)先的數(shù)字波束成形和收發(fā)器芯片結(jié)合在一起，以期推動(dòng)先進(jìn)的大規(guī)模MIMO普及

北京2023年2月27日 /美通社/ -- Analog Devices, Inc. (Nasdaq: ADI) (全球領(lǐng)先的半導(dǎo)體公司，致力于在現(xiàn)實(shí)世界與數(shù)字世界之間架起橋梁，以實(shí)現(xiàn)智能邊緣領(lǐng)域的突破性創(chuàng)新)與Marvell Technology Inc. (Nasdaq: MRVL) (數(shù)據(jù)基礎(chǔ)設(shè)施半導(dǎo)體解決方案領(lǐng)導(dǎo)者)近日宣布推出一款支持開放式無線接入網(wǎng)(Open RAN)的新一代5G大規(guī)模MIMO (mMIMO)參考設(shè)計(jì)平臺(tái)。通過將ADI最新的RadioVerse®收發(fā)器SoC與Marvell® OCTEON® 10 Fusion 5G基帶處理器（業(yè)界首款5nm 5G數(shù)字波束成形解決方案）相結(jié)合，大幅提升先進(jìn)mMIMO射頻單元和支持O-RAN特性產(chǎn)品的上市時(shí)間，同時(shí)可降低高達(dá)40%的能耗，并縮小尺寸、減輕重量。OCTEON 10 Fusion基帶處理器還可提供靈活的L1實(shí)現(xiàn)，并可在RU（射頻單元）和DU（分布式單元）之間實(shí)現(xiàn)硬件和軟件復(fù)用，從而促進(jìn)未來幾年全球運(yùn)營(yíng)商之間的L1分割；RadioVerse SoC則能提供豐富的數(shù)字射頻前端功能，包括經(jīng)過現(xiàn)場(chǎng)驗(yàn)證的DPD（數(shù)字預(yù)失真）。

O-RAN聯(lián)盟主席Alex Jinsung Choi表示：“隨著mMIMO射頻功能日漸復(fù)雜，需要更專業(yè)化的芯片解決方案。ADI和Marvell共同打造的參考設(shè)計(jì)可實(shí)現(xiàn)高級(jí)配置，滿足網(wǎng)絡(luò)運(yùn)營(yíng)商對(duì)功率效率和性能的高期望，有助于促進(jìn)面向5G mMIMO射頻單元的O-RAN市場(chǎng)發(fā)展。”

RadioVerse收發(fā)器SoC與OCTEON 10 Fusion處理器的組合支持整個(gè)信號(hào)鏈，且具有無與倫比的RU系統(tǒng)效率。ADRV9040 RadioVerse收發(fā)器SoC具有許多數(shù)字功能，包括能夠提高功率放大器效率和性能的線性化算法，以及降低接口速率的數(shù)字通道濾波器。OCTEON 10 Fusion 5G基帶處理器帶有經(jīng)過專門優(yōu)化的加速器，可高效處理復(fù)雜的波束成形算法。同時(shí)，該處理器還帶有適用于低PHY基帶的專用處理器，可設(shè)置為多種O-RAN分割7.2x配置。

ADI通信和云業(yè)務(wù)事業(yè)部市場(chǎng)、系統(tǒng)與技術(shù)副總裁Joe Barry表示：“基礎(chǔ)設(shè)施供應(yīng)商在開發(fā)O-RAN mMIMO射頻單元時(shí)面臨著許多挑戰(zhàn)，包括如何獲取經(jīng)過優(yōu)化的半導(dǎo)體器件。而該平臺(tái)的性能和效率可確保為成熟及新興供應(yīng)商提供業(yè)界領(lǐng)先的技術(shù)。”

Marvell處理器業(yè)務(wù)事業(yè)部高級(jí)副總裁Will Chu表示：“Marvell非常高興能夠與ADI合作，將mMIMO無線電推向更高水平。Marvell OCTEON 10 Fusion 5G基帶處理器與ADI領(lǐng)先的射頻收發(fā)器技術(shù)相結(jié)合，為OEM提供了5G開放式射頻單元參考設(shè)計(jì)，從而以盡可能低的功率擴(kuò)展新一代mMIMO波束成形的功能和性能。”

該參考設(shè)計(jì)支持32路發(fā)射和接收天線(32T32R)，工作帶寬為400MHz，瞬時(shí)帶寬為300MHz，同時(shí)可擴(kuò)展為支持64T64R配置。OCTEON 10 Fusion 5G基帶處理器和RadioVerse SoC充分利用了硬件加速器以及業(yè)界領(lǐng)先的商用射頻和數(shù)字基帶工藝節(jié)點(diǎn)（分別為16nm和5nm），與上一代產(chǎn)品相比，每比特的能耗降低高達(dá)40%。該平臺(tái)支持網(wǎng)絡(luò)節(jié)能(NES)模式，可實(shí)現(xiàn)進(jìn)一步節(jié)電。