新思科技全新的ARC VPX DSPs可將物聯(lián)網(wǎng)、人工智能、汽車和聲音/語言處理設(shè)計的功耗和面積降低三分之二
重點：
加利福尼亞州山景城2021年10月13日 /美通社/ -- 為滿足嵌入式應(yīng)用對功耗、性能、面積（以下簡稱PPA）的更大需求，新思科技（納斯達克代碼：SNPS）今日宣布，已使用全新的128位ARC VPX2和256位ARC VPX3 DSP處理器擴展其DesignWare® ARC®處理器IP核組合產(chǎn)品。新增的產(chǎn)品與性能更高的512位ARC VPX5 DSP處理器采用了相同的VLIW/SIMD架構(gòu)，可有效將功耗和面積降低三分之二。ARC VPX DSP IP核系列可通過優(yōu)化嵌入式工作負載所需的獨特PPA來幫助開發(fā)者們實現(xiàn)更高的設(shè)計靈活性，這些嵌入式工作負載包括IoT傳感器融合、雷達和激光雷達處理、發(fā)動機控制、聲音/語言識別、自然語言處理和其他邊緣AI應(yīng)用等。
Neuchips首席運營官CL Chen表示：“可嵌入人工智能的設(shè)備對能夠高效處理各種DSP和機器學(xué)習(xí)工作負載的專業(yè)處理器有著日益增加的需求，新思科技擴展了ARC VPX處理器系列來支持各種矢量長度，開發(fā)者們通過使用新思科技的系列產(chǎn)品可以在設(shè)計中實現(xiàn)高性能信號處理，進而設(shè)計出更廣泛的應(yīng)用?！盢euchips是一家臺灣的初創(chuàng)公司，在人工智能特定計算解決方案領(lǐng)域處于領(lǐng)先地位。
Tirias Research首席分析師Jim McGregor表示：“新思科技的ARC DSP處理器產(chǎn)品組合通過擴展，可支持更小的矢量，能夠在尺寸、功耗和散熱受限的系統(tǒng)中實現(xiàn)信號處理和人工智能。此外，憑借超高浮點性能和功能安全合規(guī)性，VPX處理器系列產(chǎn)品非常適用于增長迅速的IoT應(yīng)用，如汽車、醫(yī)療系統(tǒng)和工業(yè)自動化等。目前全球已有超過250家客戶正在使用新思科技的ARC處理器，每年出貨總計超過25億枚基于ARC處理器的芯片?！?
可擴展和高度可配置的DSP處理器
經(jīng)過優(yōu)化，這款矢量長度較小的ARC VPX2和VPX3 DSP處理器可實現(xiàn)高度并行處理，同時最大限度地降低能耗和面積，并采用單核或雙核配置以滿足各種應(yīng)用要求。每個VPX內(nèi)核均包含一個標(biāo)量執(zhí)行單元和多個矢量單元，支持8位、16位和32位SIMD計算。VPX DSP支持半精度、單精度和雙精度浮點格式，且每個VPX內(nèi)核最多有三個浮點流水線可用。線性和非線性代數(shù)函數(shù)中使用的特殊數(shù)學(xué)函數(shù)，采用獨特的硬件加速處理方式，可以提供高精度結(jié)果。全新的VPX DSPs包括對指令集架構(gòu)（ISA）和負載/存儲帶寬的增強，對于使用了快速傅里葉變換（FFT）等常見DSP 函數(shù)的已有產(chǎn)品，最高可提升兩倍性能。 此外，安全增強型ARC VPX2FS和VPX3FS集成了硬件安全特性，包括內(nèi)存和接口的糾錯碼（ECC）保護、安全監(jiān)視器和鎖步機制，有助于開發(fā)者們實現(xiàn)ISO 26262 ASIL B級， ASIL C級 和 ASIL D級功能安全合規(guī)性的最嚴格標(biāo)準(zhǔn)。
綜合性的軟件開發(fā)環(huán)境
VPX2和VPX3處理器與新思科技ARC處理器一樣，由ARC MetaWare開發(fā)工具包支持。MetaWare開發(fā)工具包可提供專門優(yōu)化VPX硬件架構(gòu)的可變矢量長度軟件編程模型，而MetaWare編譯器的自動矢量化功能將順序代碼轉(zhuǎn)換為矢量操作可實現(xiàn)最大吞吐量。此外，結(jié)合包括DSP、機器學(xué)習(xí)和線性代數(shù)函數(shù)在內(nèi)的強大軟件庫集，MetaWare開發(fā)工具包提供了綜合性的編程環(huán)境，可加速實現(xiàn)最佳結(jié)果，并簡化軟件可移植性。
新思科技IP核營銷和戰(zhàn)略高級副總裁John Koeter表示，“我們將持續(xù)使用最新的VPX DSP處理器來擴展新思科技的DesignWare ARC處理器系列，這也將持續(xù)鞏固我們在行業(yè)中的領(lǐng)先地位。新思科技為開發(fā)者們提供全系列可擴展的、軟件兼容的DSP IP核解決方案，以滿足各種芯片的不同PPA需求?！?/p>
新思科技廣泛的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、IO、PVT監(jiān)視器、嵌入式測試、模擬IP、接口IP、安全IP、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計、軟件開發(fā)以及將IP核更快地整合進芯片中，新思科技的“IP Accelerated”計劃可提供IP核原型設(shè)計套件、IP核軟件開發(fā)套件和IP核子系統(tǒng)。新思科技對IP核質(zhì)量的廣泛投資和全面的技術(shù)支持可以幫助開發(fā)者們降低整合風(fēng)險，并加快上市時間。了解更多信息，請訪問https://www.synopsys.com/designware。
供貨情況
更多信息，請訪問此處。
ARC處理器虛擬峰會，2021年9月21日-22日
ARC處理器虛擬峰會旨在提供專業(yè)平臺以滿足開發(fā)者們對PPA的獨特要求。MIT的電氣工程與計算機科學(xué)系（EECS）助理教授Song Han在峰會的TinyML和高效深度學(xué)習(xí)主題報告中，介紹了TinyML技術(shù)如何幫助開發(fā)者們實現(xiàn)人工智能（AI）對數(shù)據(jù)、計算和功耗的特別要求，使設(shè)計更環(huán)保、更快速、更高效并且更具可持續(xù)性。點擊注冊回看本次活動。
